当前位置:主页 >互联网+ >

台积电3nm设厂计划 下周四揭晓

0
时间:2017-05-18 13:46:48 来源:科联网
[导读]台积电一年一度的技术论坛订下周四(25)日在新竹登场,商应材公司材料技术获致重大突破下,预估台积电5nm制程量产蓝图将更加,预料论坛中将

台积电

一年一度的技术论坛订下周四(25)日在新竹登场,商应材公司材料技术获致重大突破下,预估台积电5nm制程量产蓝图将更加,预料论坛中将揭橥5nm量产时程,也将成为全球第一个对外宣布提供5nm服务的厂。

透露

台积电供应键,今年台积电技术论坛将由共同执行长暨总经理家担纲主持,除台积电引以为傲的7nm即将于今年底进行投片量产外,也将确立5奈米制程试产和量产时程;同时也会针对市场瞩目的nm设厂地点,提出进一步的说明。

取代

应材昨(17)日宣布成功运用钴金属材料铜,作为先程中进行沉积制程的关键材料,且获致导电性更佳和更低、让芯片更小等重大突破,让得以延伸推进到7奈米,甚至到5奈米和3奈米,预料将使台积电等晶圆制程厂7奈米量产脚步加速。

新技

美商应材研发人员昨专程来台宣布这项重要材料创术,也意谓应材在半导体先进制程设备和材料运用,持续扮演领先地位,并透露包括台积电等晶圆制造厂将先进制程推进至7奈米以下的商业化脚步,更向前一大步。

采用

应材表示,目前各大晶圆制程厂已导入在7奈米制程这项新的材料革新,如果良好,不排除可能在7奈米就可以看到导入钴金属取代铜制程技术变革。

节点

应材表示,当半导体金属沉积制程进入7奈米以下的技术时,链接芯片中数10亿个管的渐渐成为技术。 一方面要扩增芯片上晶体管的数量,一方面追求系统整合,缩小导线进而增加晶体管必然的势。

强调

但应材,当导线的截面积减少,导电区域的体积也减少,这会造成电阻增加,阻碍最佳效能的实现。 这种阻容迟滞有赖以创新突破技术瓶颈,包括在阻障层、内衬层制程,以及运用新的材料,以利在更狭小的空间中改善导电特性。

三种

应材强调,为了解决导线的电阻问题,用新的钴取代传统的铜,并运用多年累积的沉积制程技术,同时将物理气相沉积、化学气相沉积和原子层不同沉积制程技术,整合在同一设备平台上,运用单一整合程序,制造薄膜结构。

指出

应材,以钴取代传统铜进行沉积制程的关键材料,已获致传导性更快且功耗更低等优越性能,同时大幅节省芯片体积,芯片效能更快、体积更大。

相关阅读